Liquid crystal display device

액정표시장치

Abstract

Disclosed in the present invention is a liquid display device. The liquid crystal display device disclosed in the present invention includes: a liquid crystal display panel on which n (n: natural number) gate lines are formed; a timing control unit which receives a timing signal from an external system and generates first to six clock signals; a first gate driving unit which applies a gate high voltage to one side of (2n-1)^th gate lines in response to the first, third, and fifth clock signals; a second gate driving unit which applies the gate high voltage to one side of (2n)^th gate lines in response to the second, fourth, and sixth clock signals; an L-discharge circuit which applies a gate low voltage to the other side of the (2n-1)^th gate lines in response to the voltage level of the (2n-1)^th gate lines; and an R-discharge circuit which applies the gate low voltage to the other side of the (2n)^th gate lines in response to the voltage level of the (2n+2)^th gate lines. The first gate driving unit includes a plurality of L-stages including a gate output terminal for outputting a gate high voltage and a carry signal output terminal for controlling the L-discharge circuit. The second gate driving includes a plurality of R-stages including an output terminal for outputting a gate high voltage and a carry signal output terminal for controlling the R-discharge circuit. [Reference numerals] (AA) k^th R stage; (BB) Dummy R stage; (DTL) Dummy L stage; (STL k) k^th L stage; (STL k-1) (k-1)^th L stage; (STL1) First L stage; (STL2) Second L stage; (STL3) Third L stage; (STR k-) (k-1)^th R stage; (STR1) First R stage; (STR2) Second R stage; (STR3) Third R stage
본 발명은 액정표시장치를 개시한다. 개시된 본 발명의 액정표시장치는, n(n은 자연수)개의 게이트 라인이 형성된 액정표시패널; 외부시스템으로부터 타이밍 신호를 인가받아 제1 내지 제6 클럭 신호를 생성하는 타이밍 제어부; 상기 제1, 제3 및 제5 클럭 신호들에 대응하여 게이트 하이전압을 상기 2n-1번째 게이트 라인의 일측에 인가하는 제1 게이트 구동부; 상기 제2, 제4 및 제6 클럭 신호들에 대응하여 상기 게이트 하이전압을 상기 2n번째 게이트 라인의 일측에 인가하는 제2 게이트 구동부; 상기 2n+1 번째 게이트 라인의 전압레벨에 대응하여 상기 2n-1 번째 게이트 라인의 타측에 게이트 로우전압을 인가하는 L-방전회로; 및 상기 2n+2 번째 게이트 라인의 전압레벨에 대응하여 상기 제2n 게이트 라인의 타측에 게이트 로우전압을 인가하는 R-방전회로를 포함하고, 상기 제 1 게이트 구동부는 게이트 하이전압을 출력하는 게이트 출력단과 상기 L-방전회로를 제어하는 캐리신호 출력단을 포함하는 다수개의 L-스테이지들을 포함하고, 상기 제 2 게이트 구동부는 게이트 하이전압을 출력하는 출력단과 상기 R-방전회로를 제어하는 캐리신호 출력단을 포함하는 R-스테이지들을 포함한다.

Claims

Description

Topics

Download Full PDF Version (Non-Commercial Use)

Patent Citations (0)

    Publication numberPublication dateAssigneeTitle

NO-Patent Citations (0)

    Title

Cited By (0)

    Publication numberPublication dateAssigneeTitle